Volgens rapporten staat TSMC op het punt het onderzoek en de ontwikkeling van Panel Level Advanced Chip Packaging (PLP) te voltooien en is het van plan om een kleinschalige productie te starten rond 2027.
Om te voldoen aan de vraag naar krachtigere kunstmatige intelligentiechips, zal Panel Level Advanced Chip Packaging vierkante substraten gebruiken die geschikt zijn voor meer halfgeleiders in plaats van traditionele 300 mm cirkelvormige substraten.
Twee bronnen onthulden dat de eerste generatie nieuwe verpakkingstechnologie van TSMC 310 mm x 310 mm substraten zal gebruiken.Dit is veel kleiner dan de 510 mm x 515 mm -grootte die eerder werd getest door chipfabrikanten, maar biedt nog steeds meer oppervlakte dan traditionele cirkelvormige wafels.
TSMC versnelt de ontwikkeling van de ontwikkeling.De bron zei dat het bedrijf een pilootproductielijn bouwt in Taoyuan City, Taiwan, China, met als doel om rond 2027 kleinschalige productie te starten.
'S Werelds grootste chipverpakkings- en testleverancier, Riyueguang, bevestigde eerder dat het een paneelniveau -chipverpakkingslijn bouwt met 600 mm × 600 mm substraten.Toen het echter leerde dat de startgrootte van TSMC relatief klein was, besloot het om een andere proeflijn in Kaohsiung te bouwen met dezelfde grootte als TSMC.
CHIP -verpakking werd ooit beschouwd als lagere technische vereisten dan de chipproductie.Voor kunstmatige intelligentie -computerchips zijn geavanceerde verpakkingsmethoden zoals TSMC Cowos ChIP -verpakkingstechnologie nu even belangrijk geworden als chipproductie.Dit komt omdat geavanceerde verpakkingstechnologie GPU's, CPU's en High Bandwidth Memory (HBM) kan integreren in een enkele supercomputer, zoals Blackwell van Nvidia.Broadcom, Amazon, Google en AMD vertrouwen ook op de Cowos -technologie van TSMC om aan hun chipverpakkingsbehoeften te voldoen.
